[CS] CPU 작동 원리
CPU의 구성 요소(제어장치·ALU·레지스터·내부버스), 명령어 사이클, 데이터 계층 구조를 정리한 포스트입니다.
[CS] CPU 작동 원리
CPU는 컴퓨터의 두뇌로, 명령어를 해석하고 연산을 수행하는 핵심 장치다.
1. CPU 구성 요소
CPU는 크게 네 가지 핵심 요소로 구성되며, 이들은 내부 버스를 통해 서로 연결된다.
- 제어장치 (Control Unit)
- 연산장치 (ALU)
- 레지스터 (Registers)
- 내부 버스 (Internal Bus)
2. 주요 장치 상세 설명
연산 장치 (ALU: Arithmetic Logic Unit)
- 기능: 산술 연산(+, - 등) 및 논리 연산(AND, OR 등) 수행.
- 동작: 레지스터로부터 데이터를 가져와 연산한 후, 그 결과를 다시 레지스터로 전송.
제어 장치 (Control Unit)
- 목적: 명령어를 순서대로 실행하도록 제어.
- 설명: 주기억장치에서 명령어를 꺼내 해독하고, 각 장치에 필요한 제어 신호를 보냄.
내부 버스 (Internal Bus)
- 데이터 버스: ALU와 레지스터 간의 데이터 전달.
- 제어 버스: 제어장치의 신호를 각 구성 요소로 발송.
3. 레지스터 (Register)
주기억장치로부터 온 명령어와 데이터를 임시 저장하며, 용도에 따라 다양하게 분류된다.
| 분류 | 명칭 | 설명 |
|---|---|---|
| 주소 저장 | MAR (메모리 주소 레지스터) | 읽기/쓰기 연산을 수행할 주기억장치의 주소를 저장 |
| PC (프로그램 카운터) | 다음에 실행될 명령어의 주소를 저장 | |
| SP (스택 포인터) | 스택의 최상위 주소를 저장 | |
| 데이터 저장 | IR (명령어 레지스터) | 현재 실행 중인 명령어를 임시 저장 및 해독 |
| MBR (메모리 버퍼 레지스터) | 주기억장치에서 읽어오거나 저장할 내용을 임시 저장 | |
| AC (누산기) | ALU의 연산 결과를 임시 저장 |
4. CPU 동작 과정 및 데이터 계층
명령어 사이클 (Instruction Cycle)
주기억장치에서 명령어를 순차적으로 받아와 CPU에서 실행하는 일련의 과정을 의미한다.
1
2
3
Fetch(인출) → Decode(해독) → Execute(실행) → (반복)
↑ |
└────────────────────────────────────────────┘
데이터 계층 구조
| 계층 | 명칭 | 특징 |
|---|---|---|
| 최상위 | 캐시 메모리 (L1, L2, L3) | CPU 내부 위치, 속도 가장 빠름, 용량 매우 작음 |
| 중간 | 주기억장치 (RAM) | CPU 외부 위치, 휘발성(전원 차단 시 데이터 소멸) |
| 하위 | 보조기억장치 (SSD, HDD) | 용량 매우 큼, 비휘발성(데이터 영구 보존) |
💡 계층이 높을수록 속도는 빠르지만 용량은 작고 가격은 비싸다. CPU는 데이터를 가장 가까운 캐시부터 순서대로 탐색한다.
이 기사는 저작권자의 CC BY 4.0 라이센스를 따릅니다.